1. (a) Build a 9.0 GHz 65 nm Fractional-N PLL Synthesizer with NM Optimization
(b) Cross check your PLL by MNA
Hint: What is NM method? NM Algo
2.
(a) Build Apple C1 ADPLL — 7.0 GHz (spec) with A* optimization, TSMC N7
Apple C1 ADPLL — 7.0 GHz
2026年4月6日 星期一
ＥＸ＃6 Ａ＊ Scheduling
Handouts
LLM 遭遇 多個限制條件的複雜問題
Comparison of LLMs
Claude Opus 4.6 optimal (visualizing how AI thinks)
Gemini 3.0 Pro 推理，optimal
課堂練習
Deadline: This Saturday at 23:59
Send all the share links to me chang212@gmail.com by email with subject EX#6 [your id, your name]
1. 搶救感恩節晚餐大作戰講義 題目 使用ＡＩ推理或用程式計算出最佳計畫， 然後將求解過程視覺化
推理視覺化（動畫）
style 1
style 2
A* 搜尋樹狀圖（動畫）
style 1
style 2
2. 搶救感恩節晚餐大作戰講義 題目 使用ＡＩ推理或用程式計算出最佳計畫， 然後將得出結果視覺化
狀態圖(State Diagram)
看板圖 (Kanban)
(interactive timeline)
2026年3月27日 星期五
HW#5 LNA Optimization and PLL Design
1, 2 任選一題
3,4 任選一題
1. Make a GD/(A*)+MNA Optimizer on a Apple C1 LNA Die
DE+MNA Optimizer on Die artifact
2. To achieve the 15-20 dB gain target and improve the LNA performance to match the schematic specs, use Differential Evolution Optimization to optimize the LNA performance.
Must verify your results to meet spec and parameters have to be realistic.
Hint: (DE+MNA Optimizer on Die artifact)
Hint: What is NM method? NM Algo
4.
(a) Build Apple C1 ADPLL — 7.0 GHz (spec) with A* optimization, TSMC N7
Apple C1 ADPLL — 7.0 GHz
訂閱：
意見 (Atom)